计较机活水线（Pipeline）手艺是当前宽泛运用于微处分芯片（CPU）中的一项关键手艺，计较机活水线手艺指的是对CPU里面的各条指令的执行设施的一种描述，要打听它，就必需先打听指令及实在行历程。

计较机活水线是Intel首次在486芯片中劈头运用的。嘉兴流水线的功课设施就象产业生成上的安置活水线。在CPU中由5—6个差别效能的电路单位构成一条指令处分活水线，而后将一条X86指令分成5—6步后再由这些电路单位分袂执行，如许就能结束在一个CPU时钟周期结束一条指令，是以进步CPU的运算速率。经典腾踊每条整数活水线都分为四级活水，即指令预取、译码、执行、写回结果，浮点活水又分为八级活水。

在品级低的CPU中，指令的执行是串行的，简略地说，就是执行完了一条指令后、再执行下一条指令，好比我们上头提到的阿谁加工场在创业之初，只有一间小车间及单刀赴会的老板，辣么，当他接到一张订单以后，他肯定忙于结束第1张订单，而没有本领去接第2张订单。如许接订单→结束订单→接订单→……取指令→执行指令→取指令→……是一个串行的历程。后来，老板发掘接管订单不费太多光阴，而且他另有了一个帮工，他们能够相互自力地功课，如许，老板就在结束上张订单产物的一起，接管下一张订单的定货。这阐扬在CPU上就是取指令构造与执行指令构造的分开，如许从CPU举座来看，CPU在执行上条指令的一起，又在并行地取下条指令。这在CPU手艺上是一个质的腾踊，它使得CPU从串行功课变为并行功课，而后具备了活水线的雏型。经由上头的先容，我们现已打听到甚么是活水线手艺，这虽不是一种创新，但在手艺的结束上则是一浩劫关，是CPU计划者对计较机发展的一大贡献。

CPU在结束了上头这一步活水线以后，节余的就是若何进步并行处分本领的题目了，CPU的计划者们从加工场的安置线获得启迪，将一条指令的执行剖释成了很多各不相像的多个工序微指令，而后极地面简化了指令的繁杂度，简化了逻辑计划，进步了速率。在具备嘉兴流水线手艺的CPU中，上条指令刚执行完第一道“工序”，即刻第二条指令就进入了活水线中，劈头执行。很彰着，这种活水线手艺请求有多个执行单位，这在X86芯片中均获得了结束。